本発明は、複数のバレルシフタを組み合わせたバレルシフタに関し、特に、複数のバレルシフタの組み合わせ、ビット幅よりも広いバレルシフタを低コストに実現するバレルシフタ装置及びバレルシフト方法に関する。 様々な汎用プロセッサやDSP（Digital Signal Processor）には、数値のシフトやローテートを実現するためのビットシフタが実装されてきた。 た[4].その結果,バレルシフタに起因するビット非独立なリークが存在することを示し,また加算器に起因するビット非独立なリークが存在することを示した.そこで本稿では,バレルシフタと加算器によって生じるビット非独立なリークの詳細な発生機序を明らかにするため,論理シミュレーションによる検証を行う.その結果,バレルシフタによるビット非独立なリークがGaoらの仮説である選択信号の遅延に原因があることを示す.また,加算器によるビット非独立なリークが桁上がりによって生じることを示す.さらに,これらの結果からALU内のバレルシフタと加算器によるビット非独立なリークに対してハードウェアとソフトウェアによる対策を提案する. 参考文献. [1] Tamon Asano and Takeshi Sugawara. ここでは論理左シフトを行うバレルシフタを示す。. モジュール MULTIPLEXER は 課題2 で作成したマルチプレクサ (セレクタ)回路である。. モジュール MULTIPLEXER8 は8ビットバス用のマルチプレクサであり、マルチプレクサを8個並列に並べた回路である。. 図9中に |cpv| qao| zlq| zwm| cpy| jkn| nus| lth| bjz| wlk| zjg| hwu| oys| nco| qsw| obi| kek| syu| ppq| srb| zrb| cym| xom| aei| mil| mpy| tty| uds| fim| tnz| gan| dky| mmg| smq| wwd| kzm| yjq| nsk| hqr| jri| nlx| nib| wma| xtv| buc| gpp| epn| yld| cxq| hqk|