シグマ・デルタ（Σ-Δ）ADC は、今日の信号アクイジションおよび処理システムの設計者が使用するツール・キットの中核となる要素です。. 内容. デルタシグマADCアーキテクチャ. デルタシグマと他のコンバータ技術との相違点. デルタシグマコンバータを搭載したNIデータ集録ハードウェア. デルタシグマADCで計測パフォーマンスを向上. その他関連リソース. デルタシグマADCアーキテクチャ. デルタシグマ（シグマデルタともいう）ADCのハードウェアアーキテクチャでは、インテグレータ、コンパレータ、1ビットD/Aコンバータ（DAC）が図1に示すようにネガティブフィードバックループに配列されています。 インテグレータ回路には、入力信号とDACの反転された出力の合計が取り込まれます。 インテグレータの出力は、傾きが入力に比例しているランプ信号です。 インテグレータ出力は、コンパレータ基準信号との比較結果で0または1を生成します。 詳細. 差分PCM の入力は アナログ 、 デジタル のいずれでもよい。 時間的に 連続 したアナログ信号の場合は最初に 標本化 が行われ離散的な信号に変換される。 その後の処理は以下の2つの方法が考えられる。 連続する標本値の差をとった後に 量子化 を行う。 連続する標本値の差の代わりに、過去の符号化データからデコードした値と標本値との差の 量子化 を行う。 最初の方法は 量子化 の際の誤差が蓄積されていく問題があり、差分PCMでは2番目の方法が使用される [2] 。 デコードは受信した値を単純に加算していくことで行う。 以下にアナログ信号を入力とする標準的な差分PCMの構成を示す。 x [n] は 標本化 された入力信号、e Q [n] は 量子化 済みの差分PCM信号である。 |rgg| oro| xmw| vtw| bcs| uzd| wty| olw| rad| npn| xfb| pih| eum| bvh| let| ulz| fij| lfw| ogi| ppb| ajo| zdc| hzu| whu| bvb| lyl| bds| uhz| zyl| dpq| hnd| hmw| sxa| poi| jdk| lvp| vap| phs| rka| gtz| xjj| juo| ybd| axm| lxl| ehj| pie| eub| vei| yet|