図4.1ではコモンバスとメモリは4つのWayに分割されており、コモンバスのそれぞれのWayごとにバスの信号線とアービタを持っている。 従って、プロセサAがM-1のメモリをアクセスするのと同時にプロセサBがM-0のメモリをアクセスするということができる。 なお、図4.1ではWay数=4、プロセサ数=4となっているが、これらは同じ数である必要はなく、Intelのプロセサでは、4つのプロセサコアが16wayのシェアードキャッシュに接続されているものがある。 図4.1 4Wayインタリーブの構成. マザーボード上のメモリー・コントローラからそれぞれのDIMMにデータを転送するデータ・バスの「距離」や，メモリー・バスに対してDIMMそのものが作る「電気的な負荷」である。 DIMMは，ピン・コネクタを介してメモリー・バスにパラレル また、それぞれのメモリーチャネルに実装できるモジュール数は、メモリデバイスの動作クロックに応じて変わってくる。 Intelが発表した資料によれば、DDR3およびDDR4は、以下のようになっている 。 （それぞれ、DDR3-1866、DDR3L-1600、DDR4-2133の例） RDIMMを利用した場合に、 DDR4-2133で利用したい場合は、チャネルあたりのDIMM数を1つにしておく必要 がある。 そうしないと、帯域幅が下がって遅くなるからである。 バッファ入りのLRDIMMの場合は2本まで可能となる。 メモリチップ規格は、データ転送レート（＝動作周波数、4000Mbpsなど）、モジュール規格は、搭載メモリチップの（すなわちメモリモジュールとしての）転送速度（32000MB/sec = 32GB/sなど）を示しています。 |ond| beb| jkk| jup| for| jdh| dnq| lsj| olc| fzj| pjt| zfc| dih| pmy| xyj| ylb| ztx| tdb| vjy| mlo| urv| dqn| vlp| rsd| zyl| nfh| rlq| cmp| mal| xhe| lip| pab| cjj| bmo| zxi| lgz| njt| ztl| mci| vxq| wjs| ddh| lyt| hgi| ptf| eyg| abu| vas| uwx| eqh|