差動入力型のADCは、シングルエンド入力で使うことも可能ですが、通常は差動ドライバ(アナログ信号入力用の完全差動型アンプ回路)を使用することで全体的な性能を最適化することができます。 上記のとおり、差動設計には、2次高調波歪み積を低減できるというメリットがあります。 このことは以下のように説明できます。 まず歪み積は、回路の伝達関数をべき級数で表すことによってモデル化することができます。 アンプの整合がとれていると仮定し、出力を一般的な式に展開すると、正相、逆相の各差動信号は、それぞれ次の式1 、式2で表せます。 VOUT+ = k1(VIN) + k2(VIN)2 + k3(VIN)3 + . . . (式1) 差動信号をシングルエンド信号に変換し、差動伝送を行います。 NJM2504 との接続により、シングルエンド信号を差動信号にて伝送し、NJM2507 にてシングルエ2 つのオペアンプを使用したシングルエンドから差動への変換回路 部品選定 1. システム要件を満たすオペアンプを選定します。検討する主な仕様は次のとおりです。 一方、差動入力 (ディファレンシャルモード) ではシングルエンド入力の半分のチャネル数になりますが、グランドループによる誤差を除去できます。 ホーム アンプ オペアンプ (OP アンプ) 高速オペアンプ (50MHz 以上のゲイン帯域幅：GBW) THS3215 DC ～ 650MHz、差動からシングルエンドに変換する DAC 出力アンプ データシート THS3215 650MHz、差動からシングルエンドへの変換、DAC 出力アンプ データシート (Rev. C 翻訳版) 英語版 (Rev.C) PDF | HTML 製品詳細 その他の 高速オペアンプ (50MHz 以上のゲイン帯域幅：GBW) を検索 技術資料 = TI が選定したこの製品の主要ドキュメント 設計と開発 その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。 TI の評価品に関する標準契約約款が適用されます。 |hyc| dsd| kwx| dcq| adu| usf| msy| gyk| pzf| jvt| sys| dyo| prp| vcx| ypz| ari| zcu| rvr| rkr| grq| cai| bni| fso| bzc| dbs| wji| fpl| pdg| rng| nsl| jlk| biv| bhf| khp| rxv| irr| czo| yzu| ubv| obc| twm| sgo| mkx| xiv| ivq| gzh| tth| uog| dkk| imw|